多相同步降壓轉換器是微控制器(MCU)以及其他運算密集型積體電路(IC)，如數(shù)位訊號處理器(DSP)和繪圖處理器(GPU)供電的拓撲結構選擇。在同步降壓轉換器內，兩個功率MOSFET串聯(lián)形成半橋結構。高處低壓MOS技術的MOSFET做為控制單結型FET；低處的MOSFET則為同步FET。

       此電路拓撲演變的關鍵點在于2000年時，引進低壓MOS知識,低壓MOS技術Pentium 4微處理器以及相關的ATX12V電源規(guī)范，其中的功率軌(即轉換電壓)從5伏特提高至12伏特，以達成微處理器須要快速增加電流的要求。因此而產生的工作周期變化使得功率MOSFET在性能優(yōu)化方面發(fā)生重大變革，并全面采用QGD×RDS(on)和QG×RDS(on)等效益低壓MOS知識指數(shù)作為功率MOSFET的性能指標。然而，過去10年以來，特定尺寸產品中此類FOM和RDS(on)已降低約十倍，QG和QGD已不再是影響功率MOSFET功耗的主要因素。

       就控制FET而言，MOSFET封裝和印刷電路板(PCB)連線的寄生電感所產生的功耗可能超過由QGD產生的損耗。降低寄生電感的需求推動Power SO8封裝的普及化，低壓MOS知識并使整合動力的概念于2002年低壓MOS知識,低壓MOS技術產生，意即將低壓MOS技術控制和同步FET與MOSFET驅動器整合于四方形平面無接腳封裝(QFN)中，此概念于2004年獲英特爾(Intel)DrMOS規(guī)范采用。

       為因應功率MOSFET多面性的損耗，一系列日趨復雜的運算方式和效益指數(shù)逐被提出。在功耗機制研究領域中，被看好的技術是利用如TSuprem4和Medici等TCAD工具制作詳細的行為模型，并結合低壓MOS知識,低壓MOS技術詳細的電路模擬(如PSpice)，進而產生詳細的功耗分析結果。雖然此方法可針對不同的功耗機制進行深入分析，但低壓MOS技術分析結果須轉換成一套以MOSFET參數(shù)為基礎的FOM，以用于新技術的研發(fā)。